應(yīng)用在時鐘系統(tǒng)里的Oscillator和芯片
來源：http://m.hhamai.cn 作者：金洛鑫電子 2019年04月23
時鐘系統(tǒng)是大部分產(chǎn)品內(nèi)部比較重要的一個模塊，主要作用是同步各類器件，而且時鐘基準系統(tǒng)里必定會有一顆石英晶體或者振蕩器，以及時鐘集成芯片，其發(fā)出的時鐘信號使產(chǎn)品可以精準的完成指令。時鐘系統(tǒng)里的Oscillator一般都要求精確性要高，來看看時鐘晶振與時鐘芯片的工作原理和一些特點。
主板時鐘芯片電路提供應(yīng)CPU，主板芯片組和各級總線（CPU總線，AGP總線，PCI總線，PCIE總線等）和主板各個接口部分基本工作頻率，有了它，計算機才能在CPU控制下，按步就班，協(xié)調(diào)地完成各項功能工作：
1.時鐘發(fā)生器的工作原理：時鐘我們可以把他定義為各個部件的總線頻率速度，他起著分配給各個部件的頻率使他們能夠正常工作。當晶振通電后發(fā)出的頻率送入時鐘集成芯片芯片，它的各腳會傳出相對應(yīng)的頻率通個時鐘集成芯片芯片旁邊的電阻（時鐘集成芯片芯片旁邊左右兩邊一排的小電阻基本為220=22歐，330=33歐）.而內(nèi)存，與AGP這些高速的時鐘是由北橋內(nèi)部提供應(yīng)它的，（注有些主板AGP時鐘不是由北橋提供的)將頻率信號分配到主板各個部件如（PCI33M，CPU100M133M200MI/O48M和14M，南橋33M&14M北橋100M7&133M&200M。
2.時鐘集成芯片芯片簡介：他主要起著放大頻率和縮小頻率的作用，他和晶振組合后才能在主板上起作用。我們把他稱做為時鐘發(fā)生器（晶振+時鐘集成芯片芯片）。
3.晶振的工作原理：主板時鐘芯片即分頻器的原始工作振蕩頻率，由石英晶體振蕩器的諧振頻率來產(chǎn)生，晶振其實是一個頻率產(chǎn)生器，他主要把傳進去的電壓轉(zhuǎn)化為頻率信號。提供應(yīng)分頻率一個基準的14.318MHZ的振蕩頻率，它是一個多諧振蕩器的正回饋環(huán)電路，也就是說它把輸入作為輸出，把輸出作為輸入的回饋頻率，象這樣一個永無休止的循環(huán)自激過程。
4.在主板上常見的時鐘晶振：有14.318M（主時鐘）與32.768HZ（南橋旁邊的時鐘）。
時鐘電路構(gòu)架：
上面大家知道了它的各個主成部分后，再來看看它的整個構(gòu)架圖
PLL是Phase-LockedLoop的縮寫，中文含意為鎖相環(huán)。PLL基本上是一個閉環(huán)的反饋控制系統(tǒng)，它可以使PLL的輸出可以與一個參考信號保持固定的相位關(guān)系。PLL一般由鑒相器、電荷放大器（ChargePump）、低通濾波器、壓控晶體振蕩器、以及某種形式的輸出轉(zhuǎn)換器組成。為了使得PLL的輸出頻率是參考時鐘的倍數(shù)關(guān)系，在PLL的反饋路徑或（和）參考信號路徑上還可以放置分頻器。PLL的功能示意圖如下圖所示：
壓控振蕩器產(chǎn)生周期性的輸出信號，假如其輸出頻率低于參考信號的頻率，鑒相器通過電荷放大器改變控制電壓使壓控振蕩器就的輸出頻率提高。假如壓控振蕩器的輸出頻率高于參考信號的頻率，鑒相器通過電荷放大器改變控制電壓使壓控振蕩器就的輸出頻率降低。低通濾波器的作用是平滑電荷放大器的輸出，這樣在鑒相器進行微小調(diào)整的時候，系統(tǒng)趨向一個穩(wěn)態(tài)。
3.3v電源經(jīng)過二極管和電感進入分頻器后，分頻器開始工作，和晶體一起產(chǎn)生振蕩，在晶體的兩腳均可以看到波形。晶體的兩腳之間的阻值在450---700歐之間。在它的兩腳各有1V左右的電壓，由分頻器提供。石英晶體諧振器兩腳常生的頻率總和是14.318M。
總頻（OSC）在分頻器出來后送到PCI槽的B16腳和ISA的B30腳。這兩腳叫OSC測試腳。也有的還送到南橋，目的是使南橋的頻率更加穩(wěn)定。在總頻OSC線上還電容?？傤l線的對地阻值在450---700歐之間，總頻時鐘波形幅度一定要大于2V電平。假如開機數(shù)碼卡上的OSC燈不亮，先查晶體兩腳的電壓和波形；有電壓有波形，在總頻線路正常的情況下，為分頻器壞；無電壓無波形，在分頻器電源正常情況下，為分頻器壞；有電壓無波形，為晶體壞。
沒有總頻，南、北橋、CPU、CACHE、I/O、內(nèi)存上就沒有頻率。有了總頻，也不一定有頻率?？傤l一定正常，可以說明石英晶振和分頻器基本上正常，主要是晶體的振蕩電路已經(jīng)完全正常，反之就不正常。
當總頻產(chǎn)生后，分頻器開始分頻，R2將分頻器分過來的頻率送到南橋，在南橋處理過后送到PCI槽B8和ISA的B20腳，這兩腳叫系統(tǒng)測試腳，這個測試腳可以反映主板上所有的時鐘是否正常。系統(tǒng)時鐘的波形幅度一定要大于1.5V，這兩腳的阻值在450---700歐之間，由南橋提供。
在主板上RESET和CLK者是南橋處理的，在總頻正常下，假如RESET和CLK都沒有，在南橋電源正常情況下，為南橋壞。主板不開機，RESET不正常，先查總頻。在主板上，時鐘線比AD線要粗一些，并帶有彎曲。
時鐘集成芯片芯片：
上面講到了時鐘的產(chǎn)生，那他是如何工作的接下來我給大家講解一下時鐘集成芯片芯片.時鐘集成芯片芯片的工作條件：
①.供電→他的供電基本上都經(jīng)過個子較大的貼片電感進入時鐘集成芯片芯片（貼片電感時鐘集成芯片芯片四周就可以找到因為他比其它帖片要胖一點）。時鐘集成芯片芯片早期的供電有2組到3組：2組供電為2.5V與3.3V3組供電為2.5V與2.8V時鐘集成芯片芯片后期的供電有1組到2組：1組為+3.3V2組為3.3V與2.5V
②PG信號是在啟動時輸出電壓都穩(wěn)定后再給電腦一個啟動信號，讓電腦正式啟動，而在意外斷電時也能及時地送出關(guān)機信號讓電腦立刻停止工作，對電腦的穩(wěn)定和外設(shè)起了很大的保護作用。PG信號基本是通過時鐘集成芯片芯片旁邊的阻值較大的電阻（10K、4.7K電阻）進入時鐘集成芯片芯片內(nèi)部的（PG要高于1.5V）當供電與PG都正常后時鐘集成芯片芯片內(nèi)部才能正常工作，和諧振器一起產(chǎn)生振蕩，在晶體的兩腳均可以看到波形。晶體的兩腳之間的阻值在450---700歐之間。在它的兩腳各有1V左右的電壓，由分頻器提供。他才能把14.318晶振送來的時鐘頻率放大或縮小后輸給主板的各個部件.
1.時鐘發(fā)生器的工作原理：時鐘我們可以把他定義為各個部件的總線頻率速度，他起著分配給各個部件的頻率使他們能夠正常工作。當晶振通電后發(fā)出的頻率送入時鐘集成芯片芯片，它的各腳會傳出相對應(yīng)的頻率通個時鐘集成芯片芯片旁邊的電阻（時鐘集成芯片芯片旁邊左右兩邊一排的小電阻基本為220=22歐，330=33歐）.而內(nèi)存，與AGP這些高速的時鐘是由北橋內(nèi)部提供應(yīng)它的，（注有些主板AGP時鐘不是由北橋提供的)將頻率信號分配到主板各個部件如（PCI33M，CPU100M133M200MI/O48M和14M，南橋33M&14M北橋100M7&133M&200M。
2.時鐘集成芯片芯片簡介：他主要起著放大頻率和縮小頻率的作用，他和晶振組合后才能在主板上起作用。我們把他稱做為時鐘發(fā)生器（晶振+時鐘集成芯片芯片）。
3.晶振的工作原理：主板時鐘芯片即分頻器的原始工作振蕩頻率，由石英晶體振蕩器的諧振頻率來產(chǎn)生，晶振其實是一個頻率產(chǎn)生器，他主要把傳進去的電壓轉(zhuǎn)化為頻率信號。提供應(yīng)分頻率一個基準的14.318MHZ的振蕩頻率，它是一個多諧振蕩器的正回饋環(huán)電路，也就是說它把輸入作為輸出，把輸出作為輸入的回饋頻率，象這樣一個永無休止的循環(huán)自激過程。
4.在主板上常見的時鐘晶振：有14.318M（主時鐘）與32.768HZ（南橋旁邊的時鐘）。
時鐘電路構(gòu)架：
上面大家知道了它的各個主成部分后，再來看看它的整個構(gòu)架圖
PLL是Phase-LockedLoop的縮寫，中文含意為鎖相環(huán)。PLL基本上是一個閉環(huán)的反饋控制系統(tǒng)，它可以使PLL的輸出可以與一個參考信號保持固定的相位關(guān)系。PLL一般由鑒相器、電荷放大器（ChargePump）、低通濾波器、壓控晶體振蕩器、以及某種形式的輸出轉(zhuǎn)換器組成。為了使得PLL的輸出頻率是參考時鐘的倍數(shù)關(guān)系，在PLL的反饋路徑或（和）參考信號路徑上還可以放置分頻器。PLL的功能示意圖如下圖所示：
壓控振蕩器產(chǎn)生周期性的輸出信號，假如其輸出頻率低于參考信號的頻率，鑒相器通過電荷放大器改變控制電壓使壓控振蕩器就的輸出頻率提高。假如壓控振蕩器的輸出頻率高于參考信號的頻率，鑒相器通過電荷放大器改變控制電壓使壓控振蕩器就的輸出頻率降低。低通濾波器的作用是平滑電荷放大器的輸出，這樣在鑒相器進行微小調(diào)整的時候，系統(tǒng)趨向一個穩(wěn)態(tài)。
3.3v電源經(jīng)過二極管和電感進入分頻器后，分頻器開始工作，和晶體一起產(chǎn)生振蕩，在晶體的兩腳均可以看到波形。晶體的兩腳之間的阻值在450---700歐之間。在它的兩腳各有1V左右的電壓，由分頻器提供。石英晶體諧振器兩腳常生的頻率總和是14.318M。
總頻（OSC）在分頻器出來后送到PCI槽的B16腳和ISA的B30腳。這兩腳叫OSC測試腳。也有的還送到南橋，目的是使南橋的頻率更加穩(wěn)定。在總頻OSC線上還電容?？傤l線的對地阻值在450---700歐之間，總頻時鐘波形幅度一定要大于2V電平。假如開機數(shù)碼卡上的OSC燈不亮，先查晶體兩腳的電壓和波形；有電壓有波形，在總頻線路正常的情況下，為分頻器壞；無電壓無波形，在分頻器電源正常情況下，為分頻器壞；有電壓無波形，為晶體壞。
沒有總頻，南、北橋、CPU、CACHE、I/O、內(nèi)存上就沒有頻率。有了總頻，也不一定有頻率?？傤l一定正常，可以說明石英晶振和分頻器基本上正常，主要是晶體的振蕩電路已經(jīng)完全正常，反之就不正常。
當總頻產(chǎn)生后，分頻器開始分頻，R2將分頻器分過來的頻率送到南橋，在南橋處理過后送到PCI槽B8和ISA的B20腳，這兩腳叫系統(tǒng)測試腳，這個測試腳可以反映主板上所有的時鐘是否正常。系統(tǒng)時鐘的波形幅度一定要大于1.5V，這兩腳的阻值在450---700歐之間，由南橋提供。
在主板上RESET和CLK者是南橋處理的，在總頻正常下，假如RESET和CLK都沒有，在南橋電源正常情況下，為南橋壞。主板不開機，RESET不正常，先查總頻。在主板上，時鐘線比AD線要粗一些，并帶有彎曲。
時鐘集成芯片芯片：
上面講到了時鐘的產(chǎn)生，那他是如何工作的接下來我給大家講解一下時鐘集成芯片芯片.時鐘集成芯片芯片的工作條件：
①.供電→他的供電基本上都經(jīng)過個子較大的貼片電感進入時鐘集成芯片芯片（貼片電感時鐘集成芯片芯片四周就可以找到因為他比其它帖片要胖一點）。時鐘集成芯片芯片早期的供電有2組到3組：2組供電為2.5V與3.3V3組供電為2.5V與2.8V時鐘集成芯片芯片后期的供電有1組到2組：1組為+3.3V2組為3.3V與2.5V
②PG信號是在啟動時輸出電壓都穩(wěn)定后再給電腦一個啟動信號，讓電腦正式啟動，而在意外斷電時也能及時地送出關(guān)機信號讓電腦立刻停止工作，對電腦的穩(wěn)定和外設(shè)起了很大的保護作用。PG信號基本是通過時鐘集成芯片芯片旁邊的阻值較大的電阻（10K、4.7K電阻）進入時鐘集成芯片芯片內(nèi)部的（PG要高于1.5V）當供電與PG都正常后時鐘集成芯片芯片內(nèi)部才能正常工作，和諧振器一起產(chǎn)生振蕩，在晶體的兩腳均可以看到波形。晶體的兩腳之間的阻值在450---700歐之間。在它的兩腳各有1V左右的電壓，由分頻器提供。他才能把14.318晶振送來的時鐘頻率放大或縮小后輸給主板的各個部件.
正在載入評論數(shù)據(jù)...
相關(guān)資訊
- [2024-03-04]Jauch的40MHz的石英毛坯有多厚？...
- [2023-09-21]Skyworks領(lǐng)先同行的綠色生產(chǎn)標準...
- [2023-06-28]適合于超聲波的6G常用低成本貼片...
- [2020-07-13]應(yīng)用到晶振的質(zhì)量因數(shù)Q數(shù)字方程...
- [2020-07-03]多晶振蕩器的存在與作用還有多少...
- [2020-06-29]何時使用Oscillator與時鐘才最合...
- [2020-06-24]組成TCXO振蕩器的5個核心元器件...
- [2020-06-08]Cardinal壓控振蕩器的鎖相環(huán)基礎(chǔ)...
業(yè)務(wù)經(jīng)理
客服經(jīng)理
